## ⑩日本国特許庁(JP)

⑩ 特許 出頭 公開

# ⑫ 公 開 特 許 公 報 (A)

平3-289779

@Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)12月19日

H 04 N 5/335 A 61 B 1/04

Z 370

8838-5C 8406-4C

審査請求 未請求 請求項の数 1 (全14頁)

60発明の名称

低消費電力攝像装置

願 平1-317127 ②特

22出 願 平1(1989)12月4日

ジャロスラブ・ヒネチ @発 明 者

エク

茨城県稲敷郡美浦村木原2355 日本テキサス・インスツル

個発 明 者 上 原 政 夫

メンツ株式会社内 東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

頭 勿出 人 日本テキサス・インス ツルメンツ株式会社

東京都港区北青山3丁目6番12号 青山富士ピル

願 人 勿出 オリンパス光学工業株 東京都渋谷区幡ケ谷2丁目43番2号

式会社

分段 理 人 弁理士 伊藤

1. 発明の名称

低消费能力摄像装置

2. 特許請求の範囲

被写体を握像するために用いられ、光電変換機 能を有する固体緩慢素子と、該固体緩慢素子で光 電変換された信号を出力させるためのドライブ信 号を供給するドライブ手段と、前記因体提像案子 から出力された信号を少なくとも電流増縄するバ ッファ手段と、該バッファ手段の出力信号を伝送 するための信号伝送ケーブルと、該信号伝送ケー プルで伝送された信号に対し、信号処理してモニ 夕手段に映像表示するための映像信号を生成する 信号処理手段とを備えた最優装置において、

前記固体頻像素子から信号を出力させる借号法 出し期間に対し、信号を出力させない非信号設出 し期間での前記パッファ手段の電力消費を低減化 する電力消費低減化手段を設けたことを特徴とす る低消費電力搬像装置。

発明の詳細な説明

### [産業上の利用分野]

本発明は信号読出しを行わない期間における観 像手段での電力消費を低減する低消費電力撮像装 置に関する。

### [ 従来技術]

近年、CCD(電荷結合素子)等の固体撮影系 子を用いた頻像装置が種々提案されている。又、 特殊な粗像装置として、前記固体観像素子を用い た内視鏡も種々提案されている。このような内視 鏡に於いてCCDと一体又は別体に色フィルタを 設ける方法と、3原色光を順次切換えて CCDに 照射する方法が知られている。 これらの詳細な様 成については、例えば特開昭51-65962及 び特開昭 5 5 - 5 4 9 3 3 号公報に記載されてい

又、これら装置の固体最後素子周辺の実装及び 出力信号の伝送に関しては、例えば本出順人によ る実公昭57-19122及び特開昭61-61 588号公報に詳しく記収されている。

第15回は例えば特開昭51-65952月に

開示されたものと類似した従来の電子内視鏡装置 1を示す。

この電子内視鏡装置1は、電子スコープ2と、この電子スコープ2に照明光を供給する光額部3及び電子スコープ2の機像手段に対する信号処理部4を内蔵したビデオプロセッサ(装置本体とも呼ぶ)5と、信号処理部4で信号処理して生成した標準的な映像信号を表示するカラーモニタ6とから構成される。

上記電子スコープ 2 は、報長の挿入部 7 を有し、この挿入部 7 の後端に太幅の操作部 8 が形成されている。挿入部 7 内には照明光を伝送するライトガイド 9 の増部を光瀬部 3 に装着することにより、光瀬部 3 から照明光が供給される。

即ち、ランプ11から発せられた白色光は、レンズ12で集光され、モータ13によって回転駆動される回転フィルタ14を通すことにより、この回転フィルタ14の周方向に取付けられた赤(R)、経(G)、育(B)の名彼長域の光を透

過する色透過フィルタ15R、15G、15Bが 光路中に順次介装されることによって、RGBシーケンシャル光に変換される。このRGB(シーケンシャル)光は、レンズ16により集光され、ライトガイド9の一方の端面に照射される。このライトガイド9によって、RGB光は伝送明レンス18を軽て被写体例に出射される。

被写体からの反射光は、スコープ先端部17に取付けられた対物レンズ19によって、その焦点面に配設された因体過極素子としてのCCD21に被写体像を結ぶ。このCCD21によって光電変換され、被写体像に対応した電荷として蓄積される

上記CCD21は、ピデオプロセッサ5内のCCDドライパ22からのCCDドライプ信号の印加により、電荷が読出され、この読出された信号はパッファアンプ23により電流増幅され、スコープ2内、つまり挿入部7内及び操作部8から延出されたコード内を揮通された伝送ケーブル24

を軽さビデオプロセッサ5内のプリプロセス国路 25に伝送される。

このプリプロセス回路 2 5 では、C C D ドライプ信号の水平転送クロックと同期して C C D 2 1 から出力された信号からペースパンド信号を抽出し、プリプロセス回路 2 5 内の図示しないガンマ 値正が行われる。このガンマ 補正が行われる。このガンマ 補正が行われる。このガンマ 補正で れた信号は、A / D コンパータ 2 6 によってディジタル信号に変換され、同時化のためのR。G・日メモリ 2 7 R。 2 7 G。 2 6 B に 制御路 2 8 の制制信号で順次書込まれる。

例えば、赤の色透過フィルタ15を遊した赤の 照明光のもとでCCD21で光電変換された信号 はRメモリ27Rに書込まれる。

これらメモリ27R,27G,27Bに一時的に書込まれ各信号は、同時に統出されて同時化されたディジタルRGB信号に変換され、これらディジタルRGB信号はD/Aコンパータ29R・29G,29Bによって、標準的なアナログRGB信号に変換される。これらRGB信号は視覚的

に鮮鋭度を改善するためのエンハンス回路31R。 31G、31Bに入力され、輪郭強調が行われた 後、パッファアンプ32R、32G。32Bを挺 てカラーモニタ6に出力され、被写体像がカラー 表示される。

尚、例即部28には、同期信号発生器33から同期信号が入力され、この周期信号と同期してA/Dコンパータ26のA/D変換、メモリ27R、27G、27Bのリード/ライト、D/Aコンパータ29R、29G、29BのD/A変換、モータ13の回転速度、CCDドライパ22のドライブ信号のタイミングの例即を行う。

た、患者データ等、必要とされる情報を見易体を見易体を見るためにおいて、この性を全面面において、まずでも、は行われず、この性来例では通常行われてとというにものでは、第16回に表示される。当なが同時に表示される。。

ている。

ところで、第15図のスコープ2内のCCD2 1の出力信号の伝送系は第17図のようになる。

スコープ先端部17からビデオプロセッサ(本体装置)5に至る伝送ケーブル24の長さは、適常2mから3m程度であり、この間を特性の劣化を極力少なくして伝送する為に、同軸ケーブル24をドライブするためにCCD21の直近に配設したエミッタフォロワ接続のトランジスタ34及びエミッタ抵抗R1からなるパッファアンプ23が必要となる。

CCD21の信号出力端はトランジスタ34のペースに接続され、CCD21の電源端及びトランジスタ34のコレクタは電源線35を介して図示しない電源回路の電源端+Vccに接続されている。

上記 局輪ケーブル 2 4 の特性インピーダンスは 通常 5 0 Ω から 7 5 Ω 程度であり、エミッタと同 輪ケーブル 2 4 の一端との間に介装した抵抗 R と ピデオプロセッサ 5 例の同軸ケーブル 2 4 の端部

とアース間に接続した抵抗Rはマッチング抵抗である。

[発明が解決しようとする問題点]

一般に C C D 2 1 等の 固体 搬 素子 は 湿度 上昇 と共に、 暗電流が 増加 し、 画質 の 劣化 を 招く。 澄常、 この 固体 振像 素子 の 動作 保 証 選 度 は 絶対 最大 定格 と し て ほぼ 5 5 で 前後 で あ り 、 特 に 高 画 素 数 の も の で あ っ て 、 複数 の 水 平 転 送 方 式 の 固体 級 像 素子 で は 上 記 パッファアンプ 2 3 が 複数 回路 必要

となり、この絶対最大定格の上限温度範囲を越え てしまう事があった。

上述のように従来方式にあっては伝送ケーブル 24の駆動用パッファアンプ 23による発熱が大きくなり、暗電流の増加による面質の劣化を招いたり、因体機像素子の絶対最大定格の上限温度範囲を越えてしまい寿命を短くしてしまうという致命的なダメージを与えるという問題があった。

本発明は上述した点にかんがみてなされたもので、伝送される信号に対する特性を確保でき、固体顕像素子のパッファ手段での発熱を低減化できる低消費電力顕像装置を提供することを目的とする。

### [問題点を解決する手段及び作用]

 カ消費低減化手段を設けることにより、パッファ 手段での電力消費を低減化して固体緩免素子の湿 度上昇を抑えたり、暗電液を低減化できるように している。

### [実施例]

以下、図面を参照して本発明を具体的に説明す ス

第1図ないし第5図は本発明の第1実施例に係り、第1図は第1実施例における信号伝送系の主要がを示し、第2図は第1実施例の全体構成を示し、第3図はCCDの観略の内部構造を示し、第5図はスイッチ回路の具体的構成例を示し、第5図は第1実施例の動作説明図を示す。

第2図に示すように第1実施例の最優装置としての電子内視鏡装置41は、第15図に示す従来例において、パッファアンプ23の電源端がスコープ2内を挿通された電源線42を介してビデオプロセッサ5内に設けたスイッチ回路43の他端は図示しない電源回路の電源端Vcccに接続されている。

とを構え、パラレル転送クロックΦ P の印加に方 D 水平(株)方向の1イラン 画素分づの垂 荷 は シリアルレジスタに転送される。このシリアル 転送された 電荷はシリアル 転送された 電荷はシリアル で 一次の印加により により 電圧 信号 に 変換され、 信号 出力 始 ら パッファアンプ 2 3 を 裸 成するトランジスタ 3 4 のペースに 順次出力される。

尚、イメージエリアには黒レベルの基準値を与えるために、遮光されたダークリファレンスエリアが設けてある。

又、イメージエリアにはアンチブルーミング信 号のABG により、ブルーミングが抑制される。

又、パラレル転送クロックφpは、シリアルレジスタに残った電荷をダンプドレインに移すゲートにも印加される。

上記 C C D 4 4 の電荷検出回路 5 0 の電源 編は電照線 3 5 と接続され、電源電圧 V ccが印加され、サプストレートは G N D に接続される。

このスイッチ43は例えば制御部28からの切換を行う制御信号により、ON/OFFされる。

又、第15回に示す C C D 2 1 の代りに第3回 にその概略を示す内部構造の C C D 4 4 が用いて ある。

従来技術の所で説明したように、撮像のために用いる固体機像兎素子(この実施例ではCCD44)の大きさは相く短いスコープ先端部17内に収納できることが必要とされるので、この実施例では小型化等に適した第3図に示すCCD44を用いている。

このCCD44は、パーチャルフェーズ構造により、電極が1層構造であることに加えて、プルーミング抑制に、OFD(オーパーフロードレイン)の必要のない独自の方法を用いており、現在実現されているイメージセンサの中では最も小型である。又、温度上昇による暗電流の増加も他の方式のCCDに比べ少ない利点を有している。

第3回において、イメージェリアは光電変換し て電荷として蓄積する機能と、パラレル転送機能

この第1実施例におけるCCD44から出力される信号をビデオプロセッサ5例に伝送する伝送系の構成を第1回に示す。(第3回では送電炉を示す。)

第1回に示す伝送系は、第17回に示す伝送系において、CCD21の代りにCCD44を用い、トランジスタ34のコレクタを電源線42、スイッチ回路43を介して電源端Vccに接続した構造になっている。

上記スイッチ回路 4 3 は、例えば第 4 図(a) に示すパイポーラトランジスタ 5 1 及び抵抗 5 2 で構成したり、同図(b) に示す電界効果型トランジスタ(FET) 5 3 で構成することができる。

トランジスタ 5 1 のコレクタは電源端 V ccに接続され、エミッタは電源線 4 2 を介して パッファアンプ 2 3 を構成するトランジスタ 3 4 のコレクタに接続され、ベースは抵抗 5 2 を介して 詞 節節 2 8 と接続されている。この 例 節 2 8 は、第 5 図 (c) に示す信号統出し期間と周期した 周図 (d) に示す 例 節 信号を出力し、この 初 節 信号によりト

ランジスタ 5 1を O N / O F F して、パッファア ンプ 2 3 (のトランジスタ 3 4) に電力を供給し たり、電力供給を停止する。

第4図(b)に示すFET53を用いてスイッチ 回路43を形成した場合には、例えばNチャンネ ルのエンハンスタイプMOS形FETのドレイン は電源端Vccに、ソースは電源線42を介してパ ッファアンプ23に、ゲートは制御部28に接続 され、制御信号によりソース・ドレイン関がON

第5図に示す状態は、露光期間と信号読出し期間とがほぼ等しい場合、つまり露光期間と信号読出し期間はこれらを合わせた全期間のほぼ50%であることを示している。

この信号読出し期間から録光期間(又は非読出し期間)になると、スイッチ回路43はOFFとなり、パッファアンプ23には電力が供給されなくなり、この期間パッファアンプ23での電力消費は殆ど繋となる。信号読出し期間は非読出し期

ノOFFされる。接合形のFETを用いて餅如信 身をON/OFFさせても良い。

その他の例成は第15図に示す従来例と同一であり、同一構成要素には同符号で示してある。

次にこの第1実施例の作用を以下に説明する。

関とほぼ等しいので、パッファアンプ23での電力消費量は従来例に比べてほぼ1/2に低減化でき、発熱量もこれと等しい値に低減化できる。

このパッファアンプ23での発熱量を大幅に低減化できるので、特に小さいスペース内にパッファアンプ23とCCD44とが接近して配設されるような実装が行なわれる場合、CCD44が加熱されて温度上昇することを有効に抑制できることになる。

従って、この第1実施例によればCCD44の暗電流の増大を抑制でき、映像信号の劣化を防止でき、S/Nの良い画像を得ることができることになる。又、温度上昇を抑制できるので、CCD44が最大定格の温度以上に加熱されるのを防止でき、CCD44の熱破損とか寿命の低下を防止できることになる。

尚、非信号読出し期間にパッファアンプ23への魅力供給を停止しても、信号を転送する必要がないので問題はない。しかし、例えば非信号読出し期間へ切換を行った組合又

又、第6図に示すようにスイッチ回路43の負荷側端子にスパイク状ノイズの発生を防止する為の抵抗55a及びコンデンサ55bからなる積分回路55を設けるようにしても良い。この場合のスイッチ回路43への制御信号は、第5図(d')を用いたり、立上がりはこの図(d')と同じで立下がりは同図(d)と一致させても良い。

第7回は本発明の第2実施例における機像系及 びパッファ手段を示す。

この第2実施例は、第2図に示す第1実施例において、CCD44の代りに第7図に示すCCD

上記第1. 第2パッファアンプ23A. 23B は同一回路構成であり、第1実施例のパッファアンプ23を2組設けてパッファアンプ62が形成されている。

第1及び第2パッファアンプ 2 3 A . 2 3 B を 構成する両トランジスタ 3 4 A . 3 4 B のコレク タは接続され、電源線 4 2 を介してビデオプロセ ッサ 5 内のスイッチ回路 4 3 の一端に接続され、 このスイッチ回路 4 3 の他端は電源端 V ccに接続 されている。

このスイッチ回路43は、第1実施例と同様に 割御部28からの制御信号によってON/OFF 制御される。

この第2実施例では、2つのシリアルレジスタを用いることにより、1つのシリアルレジスタの場合よりも読出し時間を半分に短縮でき、照明期間(錯光期間)を長くして、S/Nの良い明るい面像を得られるようにしている。

2 つのシリアルレジスタを設けたために、第 1 及び第 2 パッファアンプ 2 3 A . 2 3 B が必要と 6 1 が用いてあり、この C C D 6 1 に対応したパッファアンプ 6 2 を用いている。

これら第1及び第2シリアルレジスタには、イメージエリアの各ラインの奇数画素及び偶数画素が転送され、転送された奇数画素及び偶数画素はシリアル転送クロックゆSA。ゆSBにより順次シリアル転送され、電荷検出回路50A。50Bを経て信号出力端0UTA。0UTBから第1パッファアンプ23A、第2パッファアンプ23Bにそれぞれ出力される。

なり、2つのパッファアンプ23A.23Bでの 電力消費あるいは発熱量は1つのパッファアンプ 23の場合の低となる。

この実施例では、第1及び第2パッファアンプ 23A。23Bをそれぞれ構成するトランジスタ 34A。34Bの各コレクタをスイッチ回路43 を経て電源端Vccに接続して、第5回(d) 又は(d')のように、少なくとも信号誘出し期間にONして電力が供給されるのを停止して、発熱 量の低減化を図っている。

上記名パッファアンプ23A, 23Bで電流増 幅された信号は、それぞれ同報ケーブル24A. 24Bを経てビデオプロセッサ5内の信号処理部 に入力される。

この実施例の個号処理部は、例えば2つのプリプロセス回路(図示略)を有し、各プリプロセス 回路でペースパンドの個号を生成し、その後サンプルホールドのタイミングを半画素分すらしたサンプルホールド処理した両個号を加算し、1ライ ンの画素信号を生成し、第2回に示すA/Dコンパータ26を経て各メモリ27R,27G,27Bに一時書込まれる。

その他は第1実施例と同様の構成である。

この第2実施例によれば、西素数が多くなった 協合に特に顕著になり易い暗電液の増大とか発息 最の増大による温度上昇を友好に防止できる。

尚、第1及び第2実施例におけるスイッチ回路 43としては第4図に示すものに限らず、これらを1C化して汎用のアナログスイッチでも良い。 又、スイッチ回路43をONした場合におけるスイッチ回路43のON抵抗による電圧降下が問題 となる場合には、電気接点を有するメカニカルなリレーを用いても良い。

第8 図は本発明の第3 実施例の電子内視線装置 7 1 を示す。

この第3実施例は、第1図に示す第1実施例において、モザイクフィルタ72が取付けられたCCD73を内蔵した同時式電子スコープ2′と、白色光を出引する光源部3′及び同時方式の信号

ラーモニタ 6 とから 機 成される。 上記光跟部 3 ′ は、光 散 ランプ 1 1 の 白色光を コンデンサレンズ 1 6 によりライトガイド 9 に供 給している。このライトガイド 9 により伝送され

処理部4′からなるビデオプロセッサ5′と、カ

た白色光で照明された被写体は対物レンズ19によってCCD73に結婚される。この結婚される 光学像は色分値フィルタによって光学的に色分値

しかして、CCDドライバ22からのドライブ 信号により、CCD73から鉄出され、パッフフフロック・ファンク・ファンのでは、同性ケーブル24を軽で色骨生成の路74及び色骨号生成の路75に入力され、降度信号とと選びを発展して、BーYが生成され、降度信号とは選びを発展して、BーYが生のというのでは、エンコーダ78に入力され、コンコーダ78に入力される。

この実施例では、ランプ11は常時発光され、被写体はライトガイド9を軽て常時照明されている。従って、この実施例に用いられているCCD73はイメージエリアに垂直転送レジスタを設けたインタライン転送型のCCDが用いてあり、またCCD73は1フィールド毎に垂直転送を行えるタイプである。

この実施例でのモニタ表示例は第9図(a)に示すように、モニタ画面の右側寄りの中央部に内視鏡画像81が表示され、左側等には文字信号発生回路77を軽て患者データ等を表示できるようにしてある。

又、第1実施例と同様に、CCD73の出力信号を増職するパッファアンプ23は、スイッチ回路43を介して電力の供給が制御される。

この実施例では第10図(b) に示すように、CCD 73は常時露光される。

ー方、第10図(a) に示す垂直同期信号に同期 して、第9図(a) の内視鏡画像81を表示するタ イミングT1でCCD73には1フィールド分の 信号を読出すドライブ信号が印加される。このタイミングT1は第9因(b)のT1にほぼ相当し、内視鏡画像81の表示が終了するT2のタイミングでドライブ信号は出力されなくなる。

このT1からT2までが第10図(c) に示す信号院出し期間となり、この信号院出し期間に饲期して、同図(d) に示すように制御信号が出力され、パッファアンプ23には電力が供給され、CCD73から出力される信号を増組し、同軸ケーブル24を経て受電増観に伝送する。

上記信号統出しが行われない非統出し期間では、 制即信号は出力されなくなり、パッファアンプ 2 3 には電力が供給されないので、この期間での電 力消費は殆ど零となる。

尚、上記非統出し期間でも患者データ等の信号は出力され、モニタ画面は第9図のように表示されることになる。

この第3実施例の効果は第1実施例とほぼ同様である。

第1実施例で説明したように、信号読出し期間

と一致して制御信号を出力した場合、スパイク状 ノイズが伝送信号に混入する場合には、第10図 (d')に示すようにすれば良い。

尚、第9図(a) から分るように内視鏡画像81 は水平方向の右側に表示されるので、この内視鏡画像81に対応する映像信号は各水平期間の後半部分に出力され、前半部分側ではCCD73から信号が出力されない。

従って、第10図(d) に示す例御信号の出力期間においても第9図(d) に示すように内視鏡画像81に対応する映像信号が実際にCCD73から 鉄出される期間(時刻t1からt2まで)のみ例 脚信号を出力させるようにすることができる。

尚、制御信号を信号洗出し期間に一致させると、スパイク状ノイズが発生して映像信号に悪影響が生じる場合には、前述のように制御信号の出力期間を広げたり、第9四(d')に示すように立上がり及び立下がりを遅くした制御信号を出力して、スパイク状ノイズの発生を抑圧するようにしても良い。

一方、パッファアンプ23を構成するトランジスタ34のコレクタは、電流線35に接続される。 その他の構成は第1実施例と同様である。

この構成によれば、信号読出し状態ではCCD44の出力信号はパッファアンプ23を構成であたランジスタ34により低インピーダンスに変変を含めて近抗R1、コンテンサC1、抵抗Rからを経て抵抗R1、はからなる。ここで抵抗R1、は第1を発明におけるエミッタ抵抗R1に対応は第1ファアンプを輸形に動作させるための直流パイアス電流を流すためのものとなる。

一方、この抵抗R1と直列のコンデンサC1及び抵抗Rは交流成分、つまりCCD44の出力信号を受けるための終端抵抗(終端素子)となる。

この実施例では、1本の電源線35とし、ビデオプロセッサ5例で信号伝送のための同軸ケーブル24をパイアス電流の流路として兼用させ、その受電場に介装したスイッチ回路43を0N/0FFすることにより、実質上パッファアンプ23

第11回は本発明の第4実施例の主要部を示す。 上述の各実施例では、CCD44.61.73 とパッファアンプ23.62の各々に電源線35. 42を必要とし、これら電源線35.42をスコープ内に押通しなければならない。又、パッファアンプ23.62のエミッタ抵抗R1をCCD4 4.61.73の近くに設けているので、この抵抗R1での電力消費 I e ×R1が発生してしまう。

これら2点を改善したのが、この実施例である。例えば第1実施例において、エミッタ抵抗R1をピデオプロセッサ5内の受電端例に移して(移した抵抗をR1'で表わす。)この抵抗R1'での電力消費による発熱がCCD44に影響しないようにし、スイッチ回路43をこの抵抗R1と直列に設けて電源線42を削減している。

つまり、同軸ケーブル24の受電端はスイッチ回路43及びエミッタ抵抗R1、の直列回路を介して接地され、このスイッチ回路43と抵抗R1、の接続点は、直流阻止コンデンサC1を介してプリプロセス回路25の入力端に接続される。

への電力の供給を制御する。つまり、〇N時には本来のパッファアンプの機能を行わせ、OFF時には実質上電力が供給されないようにしている。

従って、この第1支施例は、第1実施例の効果を有すると共に、さらに上記2点を改善できる効果を有する。

この第4実施例は、第1実施例に適用したが、他の実施例にも適用できることは明らかである。 第12回は第5実施例における主要部を示す。 前述の実施例では、信号読出し期間と一致する ように供給電力をON/OFFした場合には、厳密に考えると、ON/OFFの時点でパッファア

密に考えると、ON / OFFの時点でパッファアンプ23.62は定常動作とは異なる過渡的動作を行い、CCD44.61.73から接出された信号に影響を及ぼす遅れがある。

この第5実施例ではこの点を改善するためのも のである。

・ 第11図に示す第4実施例において、スイッチ 回路43を抵抗R1′とアースとの間に移し、且 っこの抵抗R1′より大きな抵抗値の抵抗R2を 抵抗R1′及びスイッチ回路43と並列に設けた 機成にしている。

この構成では、非読出し期間では、第12図に 示すようにスイッチ回路43は〇FFであり、パイアス電流はR1′<R2の関係の抵抗R2を介して流れる。

一方、信号読出し時にはスイッチ回路43は ONとなり、抵抗R1′及びR2の並列合成抵抗を介して正規のパイアス電流が流れるようにしてスイッチ回路43の ON /OFF 時にトランジェントな動作状態が生じるのを抑圧している。

尚、この動作からも明らかなように、第11図の抵抗R1′は第12図の抵抗R1′及び抵抗R 2の並列合成抵抗に対応する。

尚、第12図のようにする代りに第11図において、スイッチ回路43をONからOFF及びこの逆にする複合、連続的に変化させるようにしても良い。

上述した各実施例では、電気信号で信号伝送を 行っているが、第13回に示す第6実施例のよう にファイバケーブル91を用いて信号伝送を行う ようにしても良い。

尚、電波プースト回路92の電源場は、第1実施例と同様に電源線42を介してビデオプロセッサ5内のスイッチ回路43の一端に接続されている

この第6実施例は第1実施例とほぼ周様の作用

### 効果を有する。

尚、例えば第6実施例において、第14回に示す変形例のようにスイッチ回路43をスコープ側に移し、CCD44をドライブするドライブ信号線97a、97bを利用した切換信号で例えばナンドゲート98を介して駆動するようにしても良い。

される。

一方、非読出し期間では、切換スイッチ99が電源類Vcc側に切換えられるので、ナンドゲート98の出力は"し"となり、スイッチ回路43はOFFとなり、電流ブースト回路92での電力消費を殆ど等となる。

この変形例によれば電源線42を省くことができる。

高、面順次方式の各実施例において、スイッチ回路43をON/OFFする制御信号は回転カラーフィルタ14における照明期間を検出するための図示しないセンサの出力で生成するようにしても良い。

又、上述した各実施例を部分的に組合わせて異る実施例を構成することもできる。

尚、本発明はファイパスコープの接収部にテレ ピカメラを装着したテレビカメラ外付けスコープ にも適用できる。

又、パッファ手段を構えた任意のテレビカメラ に適用した場合にも、パッファ手段での魅力を低

## 特閒平3-289779 (10)

滅化できる利点を有する。

尚、本発明は第1及び第2実施例のCCD44。 61のようなライン転送タイプのCCDに限らず、インタライン転送タイプとかフレームトランスファタイプにも適用できる。又、CCDに限らずBDDその他の因体操像素子の場合にも適用できる。 【発明の効果】

以上述べたように本発明によれば固体操動されるパッファ等で低減に供給されるパップの下下等で低減を制御すると、その低減化手段を制御出して関係を関係がある。 と、その低減化手段を制御出し、パッファ手段での電力消費を加速によった。 い期間、パッファ手段での電力消費を協定といりにしているので、固体異像等を防止できる。 は、この個単な説明

第1回ないし第5回は本発明の第1実施例に係り、第1回は第1実施例におけるССD出力信号の信号伝送系の戦略構成回、第2回は第1実施例の全体構成図、第3回はCCDの機略の内部構成

図、第4図(a),(b)はスイッチ回路の具体的機 成を示す回路図、第5図は第1実施例の動作説明 題、第6回は第1実施例の変形例におけるスイッ チ回路周辺部を示す回路図、第7回は本発明の第 2 実施例における顕像手段周辺部を示す構成図、 第8回ないし第10回は本発明の第3実施例に係 り、第8回は第3実施例の全体構成図、第9回は モニタ画面等を示す説明図、第10図は動作説明 図、第11図は本発明の第4実施例における信号 伝送系の機略構成図、第12図は本発明の第5実 施例における信号伝送系の受電増周辺部を示す回 路図、第13回は本発明の第6実施例における信 号伝送系部分を示す構成図、第14図は第6実施. 例の変形例の主要部を示す構成図、第15回は従 来例の全体構成因、第16図は従来例におけるモ ニタ表示例を示す説明図、第17図は従来例にお ける信号伝送系の異略構成図である。

2 … 第子スコープ

3 --- 光 醇 都

4 一 信 号 処 理 部

5ーピデオプロセッサ

6 ·· カラーモニタ

23…バッファアンプ

2 4 … 同軸ケーブル

34…トランジスタ

35.42~電源線


4 1 -- 電子內視鏡装置


43 -- スイッチ回路

4 4 - C C D


代更人 弁理士 伊 蓋


疆








第 2 図















第 15 図



### 手続補正鸛(鼠)

平成2年1 月 30日

極

### 特許庁長官 古田文殿殿

1. 事件の表示

平成1年特許顯第317127号

2. 発明の名称

低消費電力振像装置

3. 補正をする者 事件との関係

特許出願人

住 所 東京都港区北青山3丁目6番12号 青山富士ビル

日本テキサス・インスツルメンツ株式会社

代表者 石 川

明 (ほか1名)

4. 代理人

東京都新宿区西新宿7丁目4番4号 武蔵ピル6階 ☎(371)3561

(7623)弁理士 伊 藤

5. 補正命令の日付


(白 発)

6. 補正の対象

明細書の「発明の詳細な説明」の概

7. 補正の内容

別紙の通り



2. 明和書中第12ページの第7行目に、「… 固 体題 鍛兎素子…」とあるのを「… 固体機 鍛素子…」 に訂正します。

3. 明報書中第23ページの第7行目に、「…温 度上昇を友好に防止…」とあるのを「…温度上昇 を良好に防止…」に訂正します。

4. 明細費中第35ページの第5行目及び第6行 目に、「---BDDその他---」とあるのを「---CM Dその他…」に訂正します。



## H3-289779

# 1. Tile of the Invention LOW POWER IMAGING APPARATUS

### 2. What is claimed is:

A low power imaging apparatus including a solid-state imaging device used for imaging an object and being able to convert an optical image thus produced to electric signals; a drive means for providing a drive signal for inducing said solid-state imaging device to transmit out the electric signals; a buffer means of at least current amplification of the signals produced by said solid-state imaging device; a signal transmission cable for carrying signals produced by said buffer means; and a signal processing means for signal processing of the signals carried by the signal transmission cable to produce video signals for image display on a monitor, said imaging apparatus characterized in that:

there is provided a power reduction means for reducing the power consumption of said buffer means during a period of signal non-readout wherein no signals is transmitted out from said solid-state imaging device, while the signals are transmitted therefrom during a period of signal readout.

# 3. Detailed Description of the Invention

## [Field of Industrial Application]

The present invention relates to a low power imaging apparatus wherein the power consumption of an imaging means is reduced during a period wherein no signal readout takes place.

## [Prior Art]

Various types of an imaging apparatus using a solid-state imaging device, such as CCD (charge-coupled device), have been proposed these days. Also proposed are various types of endoscope system as a special imaging apparatus using the aforementioned solid-state imaging device. It is known that a CCD in such an endoscope is exposed to radiation either through a color filter provided integrally with or separately from the CCD, or by sequentially switching three different light sources (red, green, and blue). The detailed procedures of these methods will be found in for instance Japanese Laid-Open Patent No.51-65962 in 1976and Japanese Laid-Open Patent No.55-54933-in-1980.

For transmission of output signals and mountings around the solid-state imaging device in these apparatuses, detailed description will be found in for instance Japanese Laid-Open Utility Model Application Publication No.57-19122 in 1982 and Japanese Laid-Open Patent No.61-61588 in 1986 by the applicants of the present invention.

FIG. 15 shows a prior art electronic endoscope system 1 similar to the one disclosed in for instance Japanese Laid-Open Patent No.51-65962 in 1976.

The electronic endoscope system 1 comprises an electronic scope 2; a video processor 5 (also referred as system body) having therein a light source section

3 for supplying illumination light to the electronic scope 2 and a signal processing section 4 for signal processing relative to an imaging means of the electronic scope 2; and a color monitor 6 for displaying standard video signals produced and processed by the signal processing section 4.

The aforementioned electronic scope 2 has an elongate insertion section 7 having an increased diameter operation section 8 defined at its read end. A light guide 9 for transmitting the illumination light is extended through the insertion section 7. The supply of the illumination light from the light source section 3 is achieved by attaching an end portion of the light guide 9 extended out from the operation section 8 to the light source section 3.

To be more specific, white light emitted from a lamp 11 is collected by a lens 12, and passed through a rotation filter 14 rotated by a motor 13. The rotation filter 14 is circumferentially provided with color transmission filters 15R, 15G, and 15B for transmitting light of each wavelength of red (R), green (G), and blue (B), respectively. The color transmission filters are sequentially interposed in the optical path; thereby producing R, G, and B light sequentially. The R, G, and B sequential light is then collected by a lens 16 to be irradiated on one of the end faces of the light guide 9. The R, G, and B light is then transmitted through to the other end of the light guide 9 on a scope distal portion 17 side, further through an illumination lens 18, to exit toward the object side.

Light reflected from the object forms an image on a CCD 21 as a solid-state imaging device, which is disposed on a focal plane of an objective lens 19, through the objective lens 19 mounted in the scope distal portion 17. The CCD 21 photoelectrically converts and accumulates this object image as charges.

The charges in the above-described CCD 21 are read out upon application of a CCD drive signal produced by a CCD driver 22 in the video processor 5. The signals thus read out are current amplified by a buffer amplifier 23 and transmitted to a preprocessing circuit 25 in the video processor 5 via a transmission cable 24 introduced through a cord extended out from the scope 2, more specifically, out from the insertion section 7 and operation section 8.

In this preprocessing circuit 25, a base-band signal is extracted from a signal produced from the CCD 21 in synchronous with a CCD drive signal horizontal transfer clock. The extracted signal is subjected to gamma correction by a gamma circuit (not shown) in the preprocessing circuit 25.— The gamma-corrected signals are then converted to digital signals by an analog to digital converter (A/D converter) 26. In response to a control signal from the control section 28, the digital signals are sequentially written in R, G, and B memories 27R, 27G, and 27B, respectively, for synchronization.

For instance, signals produced by the CCD 21 under red illumination light passed through the red color transmission filter 15R are written in the R memory 27R.

The signals temporarily written in these memories 27R, 27G, and 27B are simultaneously read out to be synchronized digital R, G, and B signals, respectively. The digital R, G, and B signals are then converted to standard analog R, G, and B

signals, respectively by digital to analog converters (D/A converters) 29R, 29G, and 29B, respectively. The analog R, G, and B signals are then applied to enhancement circuits 31R, 31G, and 31B for improvement of visual sharpness. After edge enhancement by the enhancement circuits, the signals are transmitted via buffer amplifiers 32R, 32G, and 32B, respectively to a color monitor 6 for color representation of the object image.

The control section 28 receives synchronizing signals from a synchronizing signal generator 33 for timing control of the analog to digital conversion by the A/D converter 26, the read/write operation by the memories 27R, 27G and 27B, the digital to analog conversion by the D/A converter 29R, 29G, and 29B, the rotation of the motor 13, and the drive signal output from the CCD driver 22.

In electronic endoscope systems including the prior art shown in FIG. 15, the electronic scope 2 is typically inserted into a body cavity to diagnose and treat various sites therein using surgical instruments or other desired means. The diameter of its distal end and the length of its rigid section are required to be smaller and shorter in order to fully show their abilities. Thus the size of a solid-state imaging device to be used is limited, which in turn limits the number of pixels of the solid-state imaging device. In addition, for better display of patient data and other required information, the object image formed by the solid-state imaging device is not shown on the entire screen of the observation monitor. The size of the image displayed is reduced to about one-half of that of the image normally displayed in the prior art, as shown in FIG. 16. In this drawing, the above-mentioned patient data and other information are simultaneously presented on the left side of the screen.

In this prior art, a so-called field-sequential color television system is used in which a black-and-white (monochrome) solid-state imaging device (specifically the CCD 21) is used to be exposed to irradiation of the primary colors in a red, green and blue, sequence, so that it is desired to increase the quantity of illumination light by the frame per field by making the period of illumination longer, in order to secure a distance range in which a user is allowed to view the object under a suitable brightness. Thus, the signals are read out from the CCD 21 at high speed to shorten the period of readout, while the signals temporarily written in and read out of the R, G, and B memories 27R, 27G, and 27B for synchronization at a-standard video signal speed.

FIG. 17 shows a transmission system of the output signals of the CCD 2 in the scope 2 shown in FIG. 15.

The distance of transmission cable 24 from the scope distal end portion 17 to the video processor (system body) is typically about 2 m to about 3 m. To achieve the transmission therebetween while preventing deterioration in the characteristics as little as possible, a coaxial cable 24 is used. To drive the coaxial cable 24 required is the buffer amplifier 23 provided closely adjacent to the CCD 21, which comprises an emitter follower connected transistor 34 and an emitter resistor R1.

The CCD 21 has a signal output terminal connected to a base of the transistor 34. A power supply terminal of the CCD 21 and a collector of the transistor 34 are connected via a power supply line 35 to a power supply terminal +Vcc of a power supply circuit (not shown).

The above-mentioned coaxial cable 24 typically has a characteristic impedance of about 50 ohm to about 75 ohm. Resistance R between the emitter and one end of the coaxial cable 24 and resistance R between the other end of the coaxial cable 24 on the video processor 5 side and a ground are matching resistance.

It is required to provide electric current of several to several tens of milliamperes to the transistor 43 comprising the buffer amplifier 23, in order to transmit via the 50 ohm to 75 ohm cable 24 the output signal of the CCD 21 which characteristically has a bandwidth of several MHz. The power consumption due to this electric current is the sum of consumption by the transistor 34 and the emitter resistance R1, that is:

 $P = Ic \times Vce + Ie \times R1$ 

(Wherein Ic is the current flowing in the collector of the transistor 34; Vce is the voltage between the collector and the emitter; and Ie is emitter current of the transistor.) Heat thus generated causes the temperature rise in the CCD 21 disposed closely adjacent to the transistor 34 and emitter resistance R1.

[Problems to be solved by the Invention]

The prior art has some disadvantages over the present invention. To be more specific, with increase in temperature, dark current is normally increased in the solid-sate imaging device such as CCD 21, resulting in deterioration in the quality of image. The operation guaranteed temperature is about 55 degrees C or so, as absolute maximum rating. Especially when there are used a plurality of horizontal transfer solid-state imaging devices having a greater number of pixels, a plurality of the above-described buffer amplifier 23 circuits are required. This may result in surpassing the upper temperature limit range of the absolute maximum rating.

In the prior art system, as described above, a greater amount of heat generation by the buffer amplifier 23 for driving the transmission cable 24 may lead to serious damages to the system: deterioration in the quality of image due to the increase in dark current; and shorter life due to surpassing the upper temperature limit range of the absolute maximum rating.

With special attention to these problems, the present invention is made to provide a low power imaging apparatus which secures the characteristics relative to transmitted signals and which reduces the amount of heat by a buffer means of a solid-sate imaging device.

[Means for Solving the Problems and Effects]

According to the present invention, in an imaging apparatus including a solid-state imaging device, a buffer means in the vicinity of the imaging device, and a signal transmission cable for transmitting signals after current amplification by the buffer means to the side of a signal processing means, there is provided a

power consumption reduction means for reducing the power consumption of the aforementioned buffer means during a period of non-readout wherein no signal readout from the solid-state imaging device takes place, whereby the power consumption by the buffer means is reduced so as to prevent temperature rise in the solid-state imaging device and to decrease the dark current.

[Embodiments]

Detailed description of the present invention will be now made, referring to the drawings in which:

FIGS. 1 through 5 are related to a first embodiment of the present invention, in which:

FIG. 1 shows a main area of a signal transmission system of the first embodiment;

FIG. 2 shows a general configuration of the first embodiment;

FIG. 3 is a schematic representation of an internal configuration of a CCD;

FIG. 4 shows an example configuration of a switch circuit; and

FIG. 5 is to explain the operation of the first embodiment.

Referring also to the example prior art in FIG. 15, an electronic endoscope system 41 as an imaging apparatus of the first embodiment, as shown in FIG. 2, has the buffer amplifier 23 with its power supply terminal connected via a power supply line 42 extended through the scope 2 to one end of a switch circuit 43 provided in the video processor 2. The other end of the switch circuit 43 is connected to the power supply terminal Vcc of a power supply circuit (not shown). The switch 43 is turned on/off for instance by a switching control signal from the control section 28.

In this embodiment, a CCD 44 is used in place of the CCD 21 shown in FIG. 15. FIG. 3 schematically shows an internal configuration of the CCD 44.

As described in the prior art section herein, a solid-state imaging device for forming an image (CCD 44 in this embodiment) is required to be housed in the thin and short scope distal end portion 17. The CCD 44 shown in FIG. 3 is used in this embodiment in terms of its smaller size and other advantages......

The CCD 44 consists of a single layer structure of electrodes due to its virtual phase structure. In addition, it is made using a unique technique without the necessity of an overflow drain (OFD) for blooming protection. In this manner, this CCD 44 is smallest in the currently realized image sensors. Furthermore, it has an advantage in that the increase in dark current due to temperature rise is smaller——compared to other type of CCDs.

In FIG. 3, an image area has the capability of photoelectric conversion and charge accumulation and the one of parallel transfer, so that each group of pixels in one line in a horizontal (lateral) direction is transferred in a vertical direction upon application of a parallel transfer clock, phi p, and charges corresponding to pixels in the lowest one line are transferred to a serial register. The charges transferred by the serial register are converted pixel by pixel to voltage signals by a charge detection circuit 50 upon application of a serial transfer clock, phi s. The voltage signals are sequentially transmitted out from a signal output terminal to the base

of the transistor 34 comprising the buffer amplifier 23.

It is noted that the image area is provided with a shaded dark reference area for providing a black level reference value.

It is also noted that in the image area, blooming is prevented by an anti-blooming signal, phi ABG.

The parallel transfer clock, phi p, is also applied to a gate for transferring the remaining charges in the serial register to a dump drain.

The charge detector circuit 50 of the aforementioned CCD 44 is provided with a power supply terminal connected to the power supply line 35 to which supply voltage +Vcc is applied, and with a substrate connected to a ground.

FIG. 1 shows a configuration of a signal transmission system for transmitting signals produced by the CCD 44 in the first embodiment to the video processor 5 side. (FIG. 3 shows a sending end side of the first embodiment.)

In the transmission system shown in FIG.1, the CCD 44 is used in place of the CCD 21 in the transmission system shown in FIG. 17, with the collector of the transistor 34 being connected to the power supply terminal Vcc via the switch circuit 43.

The aforementioned switch circuit 43 can be comprised of for instance a bipolar transistor 51 and a resistor 52 shown in FIG. 4(a). Alternatively, it can be comprised of a field effect transistor (FET) 53 shown in FIG. 4(b).

The transistor 51 has a collector connected to the power supply terminal Vcc, an emitter connected via the power supply line 42 to the collector of the transistor 34 comprising the buffer amplifier (23), and a base connected via the resistor 52 to the control section 28. The control section 28 transmits a control signal (shown in FIG. 5(d)) in synchronous with the period of signal readout (shown in FIG. 5(c)). In response to the control signal, the transistor 51 is turned on or off to start or stop power supply to the buffer amplifier 23 (more specifically, the transistor 34 in the buffer amplifier 23), respectively.

To be more specific, the transistor 51 is turned on during the periods of signal readout so as to allow supply power to the transistor 34, so that the buffer amplifier 23 is capable of functioning (the function of current amplification in a manner that signals are allowed for transmission via the coaxial cable 24 to a receiving end side). The transistor 51 is turned-off during periods other than the periods of signal readout (referred as the periods of non-readout), so that power supply is stopped. During the periods of non-readout, no electric current flows between the collector and emitter in the transistor 34, so that the power consumption by the buffer amplifier 23 becomes substantially zero.

When the switch circuit 43 is made using the FET 53 shown in FIG. 4(b), an n-channel enhancement-mode MOS FET for instance has a drain connected to the power supply terminal Vcc, a source connected via the power supply line 42 to the buffer amplifier 23, and a gate connected to the control section 28, of which control signal causes the source and the drain to be connected/disconnected. A Junction FET can be used

for the input/output of the control signal.

Other components are similar to those in the example prior art shown in FIG.

15. In the drawings, the like components are denoted by the same reference numerals. Effects of the first embodiment will be now discussed.

In the first embodiment, which is the field-sequential electronic endoscope system 41, the control color filter 13 is rotated by the motor 13 in synchronous with the vertical synchronizing signal, as shown in FIG. 15(a), so that the object to be imaged is sequentially illuminated by the R, G, and B color light passed through the color transmission filters 15R, 15G, and 15B, respectively, and thereby charges of the component images under the respective color light are accumulated in the CCD 44. This is represented by R exposure, G exposure, and B exposure in FIG. 5(b). Each shade period wherein the color transmission filters 15R, 15G, and 15B are not interposed in the illumination light path, falls on each signal readout period wherein charges accumulated in the CCD44 are read out, as shown in FIG. 5(c). The charges are read out from the CCD 44 in response to the drive signal from the CCD driver 22.

FIG. 5 shows when the number of the exposure periods is substantially equal to that of the signal readout periods, that is, each of the total of the exposure periods and the total of the signal readout periods occupies substantially 50 percentages of the entire periods wherein both periods are combined.

Synchronized with the above-described signal readout period, the control section 28 applies the control signal shown in FIG. 5(d) to the switch circuit 43 to turn it on only during the signal readout periods, which in turn causes power to be supplied to the buffer amplifier 23. The signal read out from the CCD 33 is current amplified by the buffer amplifier 23 for conversion to low impedance, then transmitted via the coaxial cable 24 to the preprocessing circuit 25, which is connected to the receiving end. The signal thus transmitted is processed by the signal processing section 4 for conversion to a standard video signal, which is transmitted to the color monitor 6 for color representation of the object image.

When the signal readout period is changed to the exposure period (or signal non-readout period), the switch circuit is turned off, so that power supply to the buffer amplifier 23 is stopped. As a result, the power consumption in the buffer amplifier-23-becomes substantially-zero in this period. Since the length of the signal readout period is almost equal to that of the signal non-readout period, the power consumption in the buffer amplifier 23 is reduced to approximately one-half of that in the buffer means in the example prior art and the calorific value is decreased to almost one-half as in the power consumption.

Since the calorific value in the buffer amplifier 23 is significantly reduced, temperature rise due to heated CCD 44 is effectively prevented especially when the buffer amplifier 23 and the CCD 44 are closely disposed in a small space.

According to the first embodiment, therefore, increase in the dark current in the CCD 44 is prevented. Also prevented is deterioration in the video signal. As a result, the system produces an image with an enhanced signal-to-noise ratio. Furthermore, since the temperature rise is deterred, the CCD 44 is kept from being heated to be higher than the maximum rating, so that the CCD 44 is precluded from heat damage and from shortening of its life.

Stopping of the power supply to the buffer amplifier 23 causes no trouble in the signal non-readout periods, since there is no need for signal transfer. It should be noted, however, that when the signal non-readout period is switched to the signal readout period, or vice visa, for instance, transient may occur in the power voltage supplied to the buffer amplifier 23, resulting in spike-like noise in transmitted signals. In such a case, the control signal should be activated a little before the signal readout period starts, and when the signal readout period is completed, it should be kept activated until a little time has passed. In this manner, signal acquisition is not carried out even when the spike-like noise is generated in the transmission system, thus causing no trouble.

Alternatively, the switch circuit 43 may be provided at its loading side terminal with an integration circuit 55 comprising a resistor 55a and a capacitor 55b for preventing generation of the spike-like noise, as shown in FIG. 6. In this case, the control signal in FIG. 5(d') may be used for the switch circuit 43, or alternatively, the rise time may be set at a position as in FIG. 5(d') and the fall time be matched with the one in FIG. 5(d).

FIG. 7 shows an imaging system and a buffer means in a second embodiment of the present invention.

In the second embodiment, CCD 61 shown in the FIG. 7 is used in place of the CCD 44 in the first embodiment shown in FIG.2, and a buffer amplifier 62 suitable to the CCD 61 is used.

The CCD 61 shown in FIG. 7 is a CCD of the same virtual phase structure as the CCD 44 (shown in FIG.3) and having much more pixels. In general, the time for illuminating the object in the body cavity is determined by the time for readout from the CCD in the field-sequential electronic endoscope system. The readout time directly affects the brightness of the system. The CCD 61 of the present embodiment is provided with two serial resistors comprising first and second serial resistors in order to shortening the readout time even though the CCD 61 has a greater number of pixels.

----The-odd-and-even-pixels-in-each line in-the-image-area-are-transferred-to-the--first and second serial resisters, and then sequentially serial-transferred by serial
transfer clocks phi sA and phi sB, via charge detector circuits 50A and 50B, through
signal output terminals OUTA and OUTB, to first and second buffer amplifiers 12A
and 12B, respectively.

The aforementioned first and second buffer amplifiers 12A and 12B have the same circuit configuration. The buffer amplifier 62 is made by two sets of the buffer amplifier 23 circuits of the first embodiment.

The collectors of the transistors 34A and 34B comprising the first and second buffer amplifiers 12A and 12B, respectively, are connected, and then connected via

the power supply line 42 to one end of the switch circuit 43 in the video processor 5. The other end of the switch circuit 43 is connected to the power supply terminal Vcc.

The switch circuit 43 is turned on/off in response to the control signal from the control section 28 as in the first embodiment.

In the second embodiment, due to the use of the two serial registers, the readout time is reduced to one-half of the readout time when one serial register is used, the illumination period (exposure period) being thereby made longer, resulting in production of a brighter image with an enhanced signal-to-noise ratio.

Since the two serial registers are provided, the first and second buffer amplifiers 23A and 23B are required. Accordingly, the power consumption or calorific value by the two buffer amplifiers 23A and 23B becomes twice that of one buffer amplifier.

In this embodiment, the respective collectors of the transistors 34A and 34B comprising the first and second buffer amplifiers 12A and 12B, respectively, are connected via the switch circuit 43 to the power supply terminal Vcc. The switch circuit 43 is turned on at least during the signal readout periods for power supply, while it is turned off during the non-readout periods to stop power supply, thereby reducing the calorific value.

The signals amplified by the aforementioned respective buffer amplifiers 23A and 23B are applied via the respective coaxial cables 24A and 24B to the signal processing section in the video processor 5.

The signal processing section of this embodiment has for instance two preprocessing circuits (not shown). Each preprocessing circuit produces a base-band signal. The signals from both circuits are added after sample and hold, wherein the sample-and-hold timing is shifted by the half of a pixel to generate a pixel signal for one line, which is temporarily written in each of the memories 27R, 27G, and 27B through the A/D converter 26 shown in FIG. 2.

-The rest of the components are configured in the same manner as in the first embodiment.

According to the second embodiment, the temperature rise due to increase in calorific value and the increase in dark current, which is especially remarkable when the CCD has much more pixels, is conveniently prevented.

The switch circuit 43-in-the first-and second-embodiments is not limited to the one shown in FIG. 4, but a general-use IC analog switch can be used. If voltage drop by resistance with the switch circuit 43 turned on causes some trouble, a mechanical relay having electric contacts may be used.

FIG. 8 shows an electronic endoscope system of a third embodiment of the present invention.

The third embodiment comprises a simultaneous electronic endoscope 2' having a CCD 73 therein with a mosaic filter 72 attached thereto; a video processor 5' comprising a light source section 3' for emitting white light and a simultaneous signal processing section 4'; and a color monitor 6.

The aforementioned light source section 3' provides white light of the light source lamp 11 to the light guide 9 through a condenser lens 16. The object illuminated by the white light transmitted by the light guide 9 is imaged by the CCD 73 through the objective lens 19. This optical image is passed through a color separation filter for optical color separation.

In this manner, the drive signal from the CCD driver 22 causes signal readout from the CCD 73. This signal is applied via the buffer amplifier 23 and the coaxial cable 24 to a brightness signal generation circuit 74 and a color signal generation circuit 75 to generate a brightness signal Y and color difference signals R-Y and B-Y, respectively. The brightness signal Y is added to a character signal from a character signal generation circuit 77 by a mixer 76. The resulting signal is applied to an encoder 78, together with the color difference signals R-Y and B-Y and the synchronizing signal, to be converted to a composite video signal, which in turn is applied to the color monitor 6.

In this embodiment, the lamp 11 is normally turned on, so that the object is normally illuminated through the light guide 9. Therefore, the CCD 73 used in this embodiment is an interline transfer CCD provided with a vertical transfer register in its image area. The CCD 73 is also a type that allows vertical transfer by the field.

In the third embodiment, as shown in FIG. 9(a), an endoscope image 81 is displayed in the center of the right side of the monitor screen. Patient data and other desired information can be displayed on the left side or any other appropriate area of the screen, via the character signal generation circuit 77.

As in the case of the first embodiment, the switch circuit 43 controls the power supply to the buffer amplifier 23 that amplifies the CCD 73 output signal.

In this embodiment, the CCD 73 is normally exposed to the radiation as shown in FIG. 10(b).

Meanwhile, synchronized with a vertical synchronizing signal shown in FIG. 10(a), a drive signal for signal readout for one field is applied to the CCD 73 at time T1 when the endoscope image 81 (in FIG. 9(a)) is displayed. The time T1 approximately corresponds to T1 in FIG. 9(b). Output of the drive signal is stopped at time T2 when the display of the endoscope image 81 is completed. The signal readout period shown in FIG. 10(c) is from T1 to T2. Synchronized with the signal readout period, the control signal is transmitted as shown in FIG. 10(d) to cause power to be supplied to the buffer amplifier 23. The resultant output signal of the CCD 73 is amplified and then transmitted to the receiving end side via the coaxial cable 24.

During the non-readout period wherein the aforementioned signal readout does not take place, the control section stops transmitting the control signal to the buffer amplifier 23, thereby no power supplied to the buffer amplifier. Accordingly, its power consumption becomes nearly zero in this period.

Even in the aforementioned non-readout period, signals related to information such as patient data are transmitted for display on the monitor screen as shown in FIG. 9.

The third embodiment yields nearly the same effects as the first embodiment.

As discussed in the section herein describing about the first embodiment, if upon transmission of the control signal in synchronous with the signal readout period, the spike-like noise occurs in the transmitted signal, it can be suppressed as shown in FIG. 10(d').

The monitor displays the endoscope image 81 on its right side in the horizontal direction, as can be seen in FIG. 9(a). In other words, the CCD 73 transmits the video signals corresponding to the endoscope image 81 during the latter half of each horizontal retrace period, but not during the first half of the period.

Accordingly, the control signal can be transmitted only during the readout period (from t1 to t2) as shown in FIG. 9(d) wherein the video signals corresponding to the endoscope image 81 are allowed to be actually transmitted out from the CCD 73, even during the period for transmitting the control signal shown in FIG. 10(d).

If the video signal is adversely affected by the spike-like noise with the control signal output in synchronous with the signal readout period, the control signal output period may be extended as described above, or alternatively a control signal that rises and falls more slowly as shown in FIG. 9(d') may be transmitted to suppress the spike-like noise.

FIG. 11 shows a main area of a fourth embodiment of the present invention.

Each of the above-described embodiments requires the power supply lines 35 and 42 for the CCD (44, 61, 73) and the buffer amplifier (23, 62), and these power supply lines 35 and 42 need to be inserted through the scope. The emitter resistance R1 of the buffer amplifier (23, 62) is provided near the CCD (44, 61, 73), thereby producing the power consumption Ie x R1 by the R1.

These two problems are solved by the fourth embodiment.

For example, the emitter resistance R1 in the first embodiment is disposed to the receiving end side in the video processor 5 (the resistance is now referred as R1') in order to prevent the heat resulting from the power consumption in the resistance R1' from affecting the CCD 44. The resistance R1 is provided in series with the switch circuit 43 in order to remove the power supply line 42 in the first embodiment.

To be more specifically, the receiving end of the coaxial cable 24 is grounded via the serial circuit consisting of the switch circuit 43 and the emitter resistance RL\*.—The connection point of the switch-circuit 43 and the emitter resistance RL\*—is connected via a direct current prevention capacitor C1 to the input terminal of the preprocessing circuit 25.

Meanwhile, the collector of the transistor 34 comprising the buffer amplifier 23 is connected to the power supply line 35.

The rest of the components are configured in the same manner as in the first embodiment.

According to the configuration of the fourth embodiment, the CCD 44 output signal is converted to low impedance by the transistor 34 comprising the buffer amplifier 23 during the signal readout period. It is then transmitted via the coaxial cable

24 and the switch circuit 43 to a passive element consisting of the resistance R1, the capacitor C1, and a resistance R. The R1', which corresponds to the emitter resistance R1 in the first embodiment, is to flow direct bias current for linear operation of the buffer amplifier.

The capacitor C1 in series with this resistance R1 and the resistance R, on the other hand, are to serve as an alternating element, that is, a terminal resistance (terminal element) for receiving the CCD 44 output signal.

In this embodiment, the power supply to the buffer amplifier 23 is substantially controlled by turning on/off the switch circuit 43 provided on the receiving end of the coaxial cable 24 which is used not only for signal transmission but also for a bias current flowing path on the video processor 5 side, so as to require only one power supply line 35. Thus, with the switch 43 turned on, the buffer amplifier performs its original function; with the switch 43 turned off, the power supply to the buffer amplifier is substantially stopped.

Accordingly, the fourth embodiment has the effect of improving the abovedescribed two problems, in addition to the effects of the first embodiment.

It is apparent that the fourth embodiment is also applied to the other embodiments, although it has been applied to the first embodiment.

FIG. 12 shows a main area of a fifth embodiment.

To be much stricter, when the power supply is controlled with respect to the signal readout period, the buffer amplifier (23, 62) in the previously described embodiments may show transient behavior different from its normal operation upon turning on/off the switch, affecting the signals read out from the CCD (44, 61, 73).

Referring also to the fourth embodiment shown in FIG. 11, the fifth embodiment is configured in a manner that the switch 43 is disposed between the resister R1' and a ground with a resistance R2 positioned in parallel with the resister R1' and the switch circuit 43, wherein the resister R2 has a larger resistance value than the resister R1'.

In this configuration, during the non-readout period, the switch circuit 43 is turned off as shown in FIG. 12, the bias current flowing in the resistor R2 wherein R1' < R2.

During the signal readout period, on the other hand, the switch circuit 42 is -turned-on, the normal bias-current flowing-via the parallel-combined-resistance of resistance R1' and R2 to suppress the transient upon turning on/off of the switch circuit 43.

As obviously seen from the above-described operation, resistance R1' in FIG. 11 corresponds to the parallel combined resistance of R1' and R2 in FIG. 12.

Instead of making of such a configuration as shown in FIG. 12, the fourth embodiment shown in FIG. 11 is modified in a manner that the on/off condition of the switch circuit 43 is continuously changed.

The signal transmission may be achieved by using a fiber optic cable 91 as in

a sixth embodiment shown in FIG. 13, although electric signals are transmitted in the previously described embodiments.

The CCD 44 output signal is current amplified by an electric current boost circuit 92 from which it is applied to a light emitting device, such as an LED 93, for conversion from electric signals to light signals. The LED 93 light signals are collected by a lens 94 to be applied to one end of a fiber optic cable 91. The light signals pass through the fiber cable 91 to its other end connected to the video processor 5. The signals are collected by a lens 95 disposed in opposition to the other end of the cable 91 and received by a receiving optics, such as a phototransistor 96, for photoelectric conversion. The phototransistor 96 has a collector connected to the power supply terminal Vcc, and has an emitter, one end of which is grounded via a resistance r, and the other end of which is connected to the input terminal of the preprocessing circuit 25.

The power supply terminal of the electric current boost circuit 92 is connected via the power supply line 42, as in the case of the first embodiment, to the one end of the switch circuit 43 in the video processor 5.

The sixth embodiment has nearly the same effects as the first embodiment.

FIG. 14 shows a modified embodiment of the sixth embodiment in which the switch circuit 43 is disposed on the scope side and is driven via for instance a NAND gate 98 by transmitting a switching signal using lines 97a and 97b for the CCD 44 driving signal.

The aforementioned signal lines 97a and 97b transmit for instance vertical and horizontal transfer clock signals. When driving the CCD 44, they are signal lines which do not have the period when both signals are high. The signal lines 97a and 97b are connected via a selector switch 99 to the CCD driver 22 and the power supply terminal Vcc (via resistors r1 and r2) in the video processor 5. During the signal readout period, the control section transmits a control signal to cause the selector switch 99 to be switched over to the driver 22 side. Since neither of the signal lines have the period wherein the signals are at the "H" level in this condition, the NANDO gate 98 output is high, the switch circuit 43 held "on" condition, the power thereby supplied to the current boost circuit 92.

During the signal non-readout period, on the other hand, the selector switch 99 is switched over to the power supply terminal side Vcc side. The NAND gate 98 output then becomes low, and the switch circuit 43 is turned off. As a result, the power consumption in the current boost circuit 92 reaches nearly zero.

According to the modified embodiment, the power supply line 42 can be omitted. In each field-sequential color television system embodiment, the control signal for turning on/off the switch circuit 43 may be generated upon transmission of a sensor (not shown) for detecting the period of illumination to the rotation color filter 14.

The above-described embodiments can be partially combined to make different embodiments.

The present invention can also be applied to a fiber scope externally provided

with a television camera which is mounted on an ocular portion of the fiberscope.

When applied to any television camera provided with a buffer means, the present invention also offers an advantage in that the power consumption in the buffer means is reduced.

The present invention can be applied not only to a line transfer device, such as the CCDs 44 and 61 of the first and the second embodiments, respectively, but also to interline transfer or frame transfer devices. Furthermore, its application is not limited to CCDs, but to other solid-state imaging devices such as BDD. [Effects of the Invention]

As described above, according to the present invention, there are provided a reduction means for reducing the power supplied to a buffer means provided in the vicinity of a solid-state imaging device by a means, such as turning on/of a switch, and a control means for controlling the reduction means, so that the power consumption in the buffer means is reduced during the period wherein no signal readout from the solid-state imaging device takes place. In this manner, the temperature rise of the solid-state imaging device is deterred, which in turn prevents adverse effects due to this temperature rise.

# 4. Brief Description of the Drawings

FIGS. 1 through 5 are related to the first embodiment of the present invention: wherein FIG. 1 is a schematic block diagram of the signal transmission system of the first embodiment; FIG. 2 shows a general configuration of the first embodiment; FIG. 3 is a schematic representation of the internal configuration of the CCD; FIGS. 4(a) and (b) are circuit diagrams, each of which shows an example configuration of the switch circuit; and FIG. 5 is to explain the operation of the first embodiment;

FIG. 6 is a circuit diagram showing the area in the vicinity of the switch circuit in the modified embodiment of the first embodiment;

FIG. 7 is a block diagram showing the area in the vicinity of the imaging means in the second embodiment of the present invention;

FIGS. 8 through 10 are related to the third embodiment of the present invention: wherein FIG. 8 shows the entire configuration of the third embodiment; FIG. 9 is an explanatory drawing showing the monitor screen and so forth; and FIG. 10 is an explanatory drawing for explaining the operation;

FIG. 11 is a schematic block diagram of the signal transmission system of the fourth-embodiment-of-the-present-invention;

FIG.12 is a circuit diagram showing the area in the vicinity of the receiving end of the signal transmission system of the fifth embodiment of the present invention;

FIG. 13 is a block diagram showing the signal transmission system area of the sixth embodiment of the present invention;

FIG. 14 is a block diagram showing the main portion of the modified example of the sixth embodiment;

FIG. 15 shows the entire configuration of the example prior art;

FIG. 16 is an explanatory drawing to show the example monitor display of the

#### 特局半3-289779 (10)

滅化できる利点を有する。

は、本見引は第1及びあ2実施保のCCD44、61のようなラインを送タイアのCCDに戻らず、インタラインを送タイアとかフレームトランスファタイプにも適用できる。又、CCDに限らずBDDその放の関係無難東子の場合にも適用できる。

以上述べたように本発明によれば個性実際原子の周辺部に足及されるパッファ手段に供給される関力をスイッチのON/OFFでを展別化する低減化手段と、その低減化手段を制御する制御手段とを繋げて囲体神楽まから信号認出しを行わない制度、パッファ手扇での電力調査を最近化するようにしているので、関連を展示する場合を表現しているのでは、

非1回ないし罪ち終は本発明の第1支属例に係り、第1回は第1支援例におけるCCD出力に尽の合名伝送系の監察時間の、第2回は第1支援関の全体異な医、第3回はCCDの最適の内が供及

2ー第チスコープ

3 一龙冠郎

4 -- 民民的政政

5ーピテオプロセッサ

6ーカラーモニタ

23-パッファアンア

2 4 一戸幅ケーブル 3 4 ートランジスタ 3 5 2 4 2 一度理律


4 1 一笔子内说戴簧匠

-電子内視鏡装置 43ースイッチ回!


44-CCD

代理人 弁理士 伊 16







第3团




## 孙阳平3-289779 (11)












-613-


## 15間:平3~289779 (12)






## 特期平3-289779 (13)







-615-